Téléchargez le livre : Source-Synchronous Networks-On-Chip

Source-Synchronous Networks-On-Chip

Circuit and Architectural Interconnect Modeling

de

, ,

Éditeur :

Springer


Paru le : 2013-11-19



eBook Téléchargement , DRM LCP 🛈 DRM Adobe 🛈
Lecture en ligne (streaming)
94,94 €
Téléchargement immédiat
Dès validation de votre commande
Ajouter à ma liste d'envies
Image Louise Reader présentation

Louise Reader

Lisez ce titre sur l'application Louise Reader.

badge apple Application Louise Reader
badge Android Application Louise Reader
Description
This book describes novel methods for network-on-chip (NoC) design, using source-synchronous high-speed resonant clocks. The authors discuss NoCs from the bottom up, providing circuit level details, before providing architectural simulations. As a result, readers will get a complete picture of how a NoC can be designed and optimized. Using the methods described in this book, readers are enabled to design NoCs that are 5X better than existing approaches in terms of latency and throughput and can also sustain a significantly greater amount of traffic.
Pages
143 pages
Collection
n.c
Parution
2013-11-19
Marque
Springer
EAN papier
9781461494041
EAN EPUB
9781461494058
Informations sur l'ebook
Nombre pages copiables
1
Nombre pages imprimables
14
Taille du fichier
2232 Ko
Ce livre est accessible aux handicaps Voir les informations sur l'accessibilité
Prix
94,94 €

Suggestions personnalisées